集成電路可分為TTL和MOS電路(主要以CMOS為主)兩種。TTL以高速度見長(zhǎng)，MOS電路則以低功耗著稱。使用CMOS電路時(shí)，除了要認(rèn)真閱讀產(chǎn)品說明書或有關(guān)資料，了解其引腳分布情況及極限參數(shù)之外，還應(yīng)注意以下問題：
(1)在安裝電路、改變電路連接、插拔CMOS器件時(shí)，必須切斷電源，否則CMOS器件很容易受到極大的感應(yīng)或電沖擊而損壞。
(2)電源問題。CMOS集成電路的工作電源電壓一般在3～18V之間，但當(dāng)系統(tǒng)中有門電路的模擬應(yīng)用(如脈沖振蕩、線性放大)時(shí)，最低工作電壓則不應(yīng)低于4.5V。由于工作電壓范圍寬，故使用不穩(wěn)壓的電源電路也可以工作。CMOS有微功耗的特點(diǎn)，所以特別適用于電池做電源或備用電源，其電路如圖1所示。正常工作時(shí)，VD1導(dǎo)通，VD2截止，由VA供電。一旦VA不供電，則VD2迅速導(dǎo)通，由VB進(jìn)行供電。國(guó)產(chǎn)C000系列CMOS電路的電源電壓允許在7～15V范圍內(nèi)選擇。工作在不同電源電壓下的器件，其輸出阻抗、工作速度和功耗也會(huì)不同，在使用中應(yīng)注意。
(3)驅(qū)動(dòng)能力問題。CMOS電路的驅(qū)動(dòng)能力，除選用驅(qū)動(dòng)能力較強(qiáng)的大緩沖器來提高之外，還可以將同一個(gè)芯片幾個(gè)同類電路并接起來提高，這時(shí)驅(qū)動(dòng)能力提高到N倍(N為并聯(lián)門電路的數(shù)量)。
(4)多余輸入端的處理。CMOS電路的輸入端不允許懸空，因?yàn)閼铱諘?huì)使電位不定，破壞正常的邏輯關(guān)系。另外，懸空時(shí)輸入阻抗高，易受外界噪聲干擾，使電路產(chǎn)生誤動(dòng)作，而且也極易使柵極感應(yīng)靜電造成擊穿。所以，對(duì)于“與”門，“與非”門的多余端接高電平，對(duì)于“或”門、“或非”門的多余端接低電平。如果電路的工作速度不高，功耗也不需要特別考慮，則可采用多余的輸入端和使用端并用的方法加以解決。
(5)輸入端的電流不能超過1mA(極限值為10mA)，如果不能保證這一點(diǎn)，必須在輸入端加適當(dāng)?shù)碾娮柽M(jìn)行限流保護(hù)。
(6)輸入信號(hào)不可大于VDD或小于VSS，否則輸入保護(hù)二極管會(huì)因正向偏置而引起大電流。基于這一點(diǎn)，在工作或測(cè)試時(shí)，必須按照先接通電源后由加入信號(hào)，先撤除信號(hào)后再關(guān)閉電源順序進(jìn)行操作。
(7)輸入信號(hào)的上升或下降時(shí)間不宜過長(zhǎng)，否則一方面容易造成虛假觸發(fā)而導(dǎo)致器件失去正常功能，另一方面還會(huì)造成大的損耗。對(duì)4000B系列，上升或下降時(shí)間限于15μs以內(nèi)；對(duì)于74HC系列限于0.5μs以內(nèi)。如果不滿足這個(gè)要求，必須使用史密特觸發(fā)器件輸入整形。
(8)輸入端接長(zhǎng)線時(shí)的保護(hù)問題。在CMOS電路的輸入端與機(jī)械接點(diǎn)連接以及其它特殊應(yīng)用情況下，輸入端往往需要接入長(zhǎng)線，長(zhǎng)輸入線必然有較大的分布電容和分布電感，很容易形成LC振蕩。特別當(dāng)輸入端一旦發(fā)生負(fù)電壓，容易破壞CMOS中的保護(hù)二極管。其保護(hù)方法是在輸入端串接一個(gè)電阻R2，如圖2所示，R2=VDD/1mA。
(9)CMOS的接口電路問題。當(dāng)和運(yùn)放接口時(shí)，如果運(yùn)放采用雙電源，CMOS采用的是獨(dú)立的另一組電源，則要采用如圖3所示的連接方式。在電路中，VD1、VD2作箝位保護(hù)，使CMOS輸入電壓處在10V與地之間。15kΩ的電阻既作為CMOS的限流電阻，又對(duì)二極管進(jìn)行限流保護(hù)。如果運(yùn)放使用單電源，且與CMOS使用的電源一樣，則可直接連接。
總之，集成電路在使用過程中，常常涉及到CMOS電路和TTL等其它電路之間的連接問題。由于這些電路相互之間的電源電壓和輸入、輸出電平及電流不相同，因此它們之間的連接必須通過電平轉(zhuǎn)換或電流轉(zhuǎn)換電路，使前級(jí)器件的輸出電流大于后級(jí)器件對(duì)輸入電流的要求，前級(jí)器件輸出的邏輯電平滿足后級(jí)器件對(duì)輸入電平的要求，并不得對(duì)器件造成損壞。邏輯器件的接口電路主要應(yīng)注意電平匹配和輸出能力兩個(gè)問題，要和器件的電源電壓結(jié)合起來考慮。
(10)CMOS電路具有很高的輸入阻抗，致使器件易受外界干擾、沖擊和靜電擊穿，所以在其內(nèi)部輸入端接有二極管保護(hù)電路，如圖4所示。其中R約為1.5～2.5kΩ。輸入保護(hù)網(wǎng)絡(luò)的引入，使器件的輸入阻抗有一定的下降，但仍達(dá)到108Ω以上。由于保護(hù)電路吸收的瞬變能量有限，太大的瞬變信號(hào)和過高的靜電電壓將使保護(hù)電路失去作用。在焊接CMOS管時(shí)，電烙鐵必須可靠接地，以防電烙鐵漏電擊穿器件輸入端。一般可利用電烙鐵斷電后的余熱焊接，并先焊接其接地腳。
(11)防止用大電阻串入VDD和VSS端，以免在電路開關(guān)期間由于電阻上的壓降引起保護(hù)二極管瞬時(shí)導(dǎo)通，而損壞器件。
(12)CMOS器件輸出端不允許直接和VDD或VSS連接，否則將導(dǎo)致器件損壞。除三態(tài)輸出器件外，不允許兩個(gè)器件并接成邏輯狀態(tài)，因?yàn)椴煌钠骷?shù)不一致，有可能導(dǎo)致NMOS和PMOS器件同時(shí)導(dǎo)通，形成大電流。但為了增加電路的驅(qū)動(dòng)能力，允許把同一芯片上的同類電路并聯(lián)使用。
(13)對(duì)于CMOS電路，如果輸入電路中沒有一定的抗靜電措施，很容易造成電路的毀滅性破壞。雖然各種CMOS輸入端有抗靜電的保護(hù)措施，但仍須小心對(duì)待在包裝、儲(chǔ)存、運(yùn)輸?shù)拳h(huán)節(jié)中可能產(chǎn)生的靜電問題，可采取多種措施，諸如工作臺(tái)面有良好的導(dǎo)電性，并且可靠接地。應(yīng)放在抗靜電的材料中儲(chǔ)存和運(yùn)輸CMOS集成電路。工作人員不宜穿尼龍、化纖衣服，不穿硬塑料底的鞋子，手或工具在接觸集成塊前最好先接一下地。對(duì)器件引線矯直、彎曲或人工焊接時(shí)，使用的設(shè)備必須接地。
相關(guān)主題
PIC使用需注意!!!使用F2812開發(fā)時(shí)需注意的問題有關(guān)CMOS亞閾值的資料MULTISIM10最新版中的管腳問題（使用者需注意）！還有一個(gè)問題要請(qǐng)教！請(qǐng)修改簽名 ^_^
