一切從摩爾當(dāng)年吹的一個(gè)牛逼說(shuō)起。
摩爾定律（Moore's law）是由英特爾創(chuàng)始人之一戈登·摩爾提出的。其內(nèi)容為：集成電路上可容納的晶體管數(shù)目，約每隔兩年便會(huì)增加一倍；經(jīng)常被引用的“18個(gè)月”，是由英特爾首席執(zhí)行官大衛(wèi)·豪斯（David House）提出：預(yù)計(jì)18個(gè)月會(huì)將芯片的性能提高一倍（即更多的晶體管使其更快），是一種以倍數(shù)增長(zhǎng)的觀測(cè)。
摩爾定律，是在觀察基礎(chǔ)上，對(duì)趨勢(shì)的一個(gè)總結(jié)，同時(shí)也是對(duì)未來(lái)的展望。從摩爾定律提出，至今，已經(jīng)有幾十年的時(shí)間。期間，不斷的有摩爾定律終結(jié)的傳言，然而，這些傳言卻不斷被打破。
摩爾定律，終有一天會(huì)終結(jié)，但是所有人都希望這一天來(lái)的越晚越好。
我們從另外一個(gè)角度來(lái)看，就可以明白，摩爾定律的延續(xù)能給我們帶來(lái)的好處。
上圖是每1000美元，所能買(mǎi)到的計(jì)算能力。相信不久之后，僅僅花1000美元，我們就可以買(mǎi)到與人類大腦計(jì)算能力相當(dāng)?shù)碾娮赢a(chǎn)品。
為了讓摩爾定律延續(xù)到更小的器件尺度，學(xué)術(shù)界和工業(yè)界在不同的材料、器件結(jié)構(gòu)和工作原理方面的探索一直在進(jìn)行中。探索的問(wèn)題之一是晶體管的閘極設(shè)計(jì)。隨著器件尺寸越來(lái)越小，能否有效的控制晶體管中的電流變得越來(lái)越重要。
本文將嘗試就小小的晶體管閘極的角度，來(lái)見(jiàn)證半導(dǎo)體人是如何不斷實(shí)現(xiàn)著摩爾當(dāng)年所吹下的牛逼，使得摩爾定律不斷延續(xù)傳奇。
從亞微米工藝, 到后來(lái)的90nm工藝所代表的深亞微米時(shí)代，業(yè)內(nèi)一直按照摩爾定律，穩(wěn)步的發(fā)展。
在65nm工藝的晶體管中的二氧化硅層已經(jīng)縮小僅有5個(gè)氧原子的厚度了。作為阻隔柵極和下層的絕緣體，二氧化硅層已經(jīng)不能再進(jìn)一步縮小了，否則產(chǎn)生的漏電流會(huì)讓晶體管無(wú)法正常工作。
這時(shí)候，大家希望找到一種高k介質(zhì)的材料。
為什么這層二氧化硅需要越來(lái)越薄，其實(shí)就是為了增大gate與閘極之間的電容。如果能找到高介電常數(shù)的物質(zhì)，也同樣能夠增大電容值。
采用高電常數(shù)（high-k）的柵極介質(zhì)，并且增加其厚度，則可獲得低閾值電壓、低溝道漏電、低柵極漏電的良好折中。
2007年，英特爾采用high-k介質(zhì)技術(shù)，發(fā)布第一款基于45納米的四核英特爾至強(qiáng)處理器以及英特爾酷睿2至尊四核處理器。
于是，從45nm開(kāi)始，進(jìn)入和high-k時(shí)代。
由于high-k介質(zhì)的引入，隨后的28nm制程的研發(fā)，也還算順利。
然而在28nm之后，人們發(fā)現(xiàn)，如果繼續(xù)采用傳統(tǒng)的Planar結(jié)構(gòu)，摩爾定律難以為繼。
這時(shí)候，重要到了必須采用一種新的結(jié)構(gòu)的時(shí)刻了。
這時(shí)候，大家的目光放到了兩種非常有前途的結(jié)構(gòu)上，那就是現(xiàn)在赫赫有名的FinFET結(jié)構(gòu)以及他的競(jìng)爭(zhēng)對(duì)手FDSOI。
這兩種結(jié)構(gòu)都是由業(yè)界泰斗胡正明教授在上世紀(jì)90年代提出。然后經(jīng)過(guò)不斷的論證和實(shí)驗(yàn)，趨于成熟。
他的思路就是，鑒于在關(guān)閉狀態(tài)，source到drain之間的漏電主要發(fā)生于距離柵極較遠(yuǎn)的位置，那么，只需要將閘極厚度做到足夠薄，那么漏電將會(huì)被有效的控制。
基于這個(gè)思路，他提出了兩種結(jié)構(gòu)，F(xiàn)inFET以及UTBSOI，UTBSOI是Ultra Thin Body SOI的簡(jiǎn)稱，也就是后來(lái)的FDSOI。
FDSOI, 是將cmos與襯底之間通過(guò)Buried oxide（埋氧層）隔離。SOI就是Silicon on Insulator的縮寫(xiě)。
另外，溝道中的將不會(huì)進(jìn)行摻雜，主要也是工藝上的原因，想象一下，在只有十幾個(gè)原子的距離之間，進(jìn)行摻雜，那么摻雜多一兩個(gè)原子都會(huì)對(duì)晶體管的性能造成很大的影響，而以目前的技術(shù)手段，尚不能做到如此精確的控制。
FDSOI的關(guān)鍵點(diǎn)是閘極（body）做到非常薄。只有這樣才能夠減少SD之間的漏電。如果厚的話，距離柵極遠(yuǎn)的地方，漏電依然無(wú)法避免。
這也是為什么當(dāng)時(shí)胡正明教授提出這種結(jié)構(gòu)時(shí)，稱之為UTBSOI的原因。
FinFET的魚(yú)鰭（Fin）的結(jié)構(gòu)，增加了柵極對(duì)溝道的控制面積，使得柵控能力大大增強(qiáng)，也意味著電壓可以進(jìn)一步降低。
與FDSOI相同，對(duì)于閘極材料均不進(jìn)行摻雜，避免了離散的摻雜原子的散射作用，同重?fù)诫s的平面器件相比，載流子遷移率將會(huì)大大提高。
由于有隔離層與襯底有了隔離，F(xiàn)DSOI有一些特有的特性。
即使襯底可以進(jìn)行偏壓，從而調(diào)整晶體管的導(dǎo)通閾值，做到性能與功耗的平衡。雖然目前來(lái)看，F(xiàn)DSOI并未成為主流，但是其低成本，低功耗的特性，非常適于現(xiàn)在IOT的大規(guī)模應(yīng)用，因此有其獨(dú)特的地位。
不過(guò)，F(xiàn)DSOI雖有成本優(yōu)勢(shì)，因?yàn)槿匀粚儆谄矫婀に嚕叽珉y以做小，目前來(lái)看，在到達(dá)12nm之后，將難以再進(jìn)行縮小。
摩爾定律，將從FinFET這一分支繼續(xù)向前。
FinFET工藝，使得工藝制程在28nm之后，不斷的得以更新?lián)Q代，直至最新的5nm。
此時(shí)，歷史似乎又要再次轉(zhuǎn)向。
GAA, 將是這個(gè)新的王者嗎？
與FinFET的不同之處在于，GAA將通道的四周都被柵極包圍，所以稱之為Gate All Around。
趨勢(shì)上來(lái)看，F(xiàn)inFET的電壓已經(jīng)降到極限，而GAA，能夠?qū)⒐ぷ麟妷哼M(jìn)一步降低。
目前，intel準(zhǔn)備在5nm上使用GAA，三星，則準(zhǔn)備在3nm上采用GAA。根據(jù)臺(tái)積電財(cái)報(bào)會(huì)議公布的最新消息，臺(tái)積電在其準(zhǔn)備量產(chǎn)的3nm工藝制程上，不過(guò)可以確認(rèn)，仍將采用FinFET工藝。
FinFET開(kāi)啟了晶體管立體化的時(shí)代，相當(dāng)于將閘極直立起來(lái)。GAA，則是將FinFET中的Fin,再次切割出更多的切面以增大與柵極接觸面積。
三星提出的稱為MBCFET（multi bridge Channle FET）的結(jié)構(gòu)，則更進(jìn)一步，類似于將FinFET中的多個(gè)Fin的結(jié)構(gòu)再進(jìn)行堆疊。
晶體管縱向排列的好處顯而易見(jiàn)，以前一個(gè)晶體管的面積，現(xiàn)在可以容納多個(gè)晶體管，晶體管的增加，將不會(huì)帶來(lái)面積的變化。
畢竟，摩爾定律指的是單位面積的晶體管數(shù)目。
從這個(gè)意義上來(lái)說(shuō)。我們真的會(huì)進(jìn)入到亞納米新時(shí)代。
十年前，也就是2010年，當(dāng)傳統(tǒng)planar CMOS結(jié)構(gòu)走到盡頭時(shí)，由于胡正明教授發(fā)明的FinFET以及FDSOI新結(jié)構(gòu)晶體管，使得摩爾定律得以延續(xù)傳奇。
無(wú)論未來(lái)新的結(jié)構(gòu)會(huì)不會(huì)替代FinFET，無(wú)論摩爾定律會(huì)不會(huì)在未來(lái)某一天終結(jié)，但是就像胡正明教授所言，半導(dǎo)體產(chǎn)業(yè)本身的發(fā)展，仍然遠(yuǎn)遠(yuǎn)沒(méi)有到盡頭，即使百年之后，它仍將存在。
謹(jǐn)以此文，向所有從事半導(dǎo)體產(chǎn)業(yè)的從業(yè)者致敬。
聯(lián)系客服
